在本設(shè)計(jì)中，由于接入2路HDMI輸入，所以輸入總帶寬為一路的2倍，即7.6 Gbps，顯然，7.6 Gbps的兩倍要遠(yuǎn)大于9.9Gbps，因此DDRSDRAM必須擴(kuò)展其位寬到60bit，從而增加其數(shù)據(jù)吞吐速率。

圖4. 乒乓操作

　　系統(tǒng)輸入端數(shù)據(jù)處理如圖4所示，兩路HDMI輸入采用乒乓操作，共需要4塊512x30bit的RAM。每塊RAM對(duì)于DDR SDRAM為256x60bit。1次向DDR SDRAM中寫入512個(gè)像素的數(shù)據(jù)，可以提高內(nèi)存的使用效率。

　　HDMIPORT持續(xù)的向RAM中寫入數(shù)據(jù)，每當(dāng)寫滿一塊RAM后，發(fā)送ACK信號(hào)給DDR CTRL模塊，該模塊根據(jù)接收到的ACK信號(hào)，自動(dòng)將RAM中的數(shù)據(jù)分配給DDR SDRAM中的相應(yīng)區(qū)域，如果兩個(gè)端口都沒寫完，則將DDR SDRAM中的數(shù)據(jù)讀出，分配給后端的HDMI發(fā)送口。從而實(shí)現(xiàn)實(shí)時(shí)視頻處理的功能。

　　3.2 顯示的層次結(jié)構(gòu)

　　發(fā)送卡的系統(tǒng)模型如圖5所示，采用FPGA作為系統(tǒng)的處理核心，配合SDRAM 166處理1024*768*60hz的視頻信號(hào)，并加入千兆以太網(wǎng)模塊，USB轉(zhuǎn)SPI總線模塊，在為大屏幕傳輸視頻信號(hào)的同時(shí)，還可以接收上位PC機(jī)的矯正系數(shù)和控制信息，并將其發(fā)送給大屏幕，同時(shí)，全雙工操作的千兆網(wǎng)模塊，還可在發(fā)送視頻信號(hào)的同時(shí)，接收來自大屏幕的反饋控制信息，方便用戶進(jìn)行實(shí)時(shí)控制。

圖5. 發(fā)送卡系統(tǒng)模型

　　本系統(tǒng)中，發(fā)送卡處理能力限制為1024*768@60Hz，像素時(shí)鐘為65Mhz，一顆166Mhz的SDRAM完全可以勝任視頻處理的需要。如果色深為10bit模式發(fā)送卡接收的帶寬為1.5Gbps，如果色深為12bit接收帶寬變?yōu)?.7Gbps，通過2根帶寬各為1G的千兆網(wǎng)傳輸完全可以勝任未來發(fā)展的需要。

　　發(fā)送卡的接收端與視頻處理器的單路HDMI接收模塊基本相同，而發(fā)送端的核心控制模塊為數(shù)據(jù)產(chǎn)生模塊。這里的數(shù)據(jù)幀不是一般意義的圖像幀。根據(jù)IEEE 802.3標(biāo)準(zhǔn)規(guī)定的以太網(wǎng)數(shù)據(jù)幀結(jié)構(gòu)包括前導(dǎo)碼，數(shù)據(jù)幀開始標(biāo)識(shí)碼，目的和源MAC地址，數(shù)據(jù)長度/類型表示碼，客戶端數(shù)據(jù)，PAD碼以及幀檢查序列共8個(gè)部分。實(shí)際應(yīng)用中我們可以將其改造，以適合實(shí)時(shí)的視頻傳輸特點(diǎn)[4]。

　　4、總結(jié)

　　本文詳細(xì)探討了一種高分辨率高色彩深度的LED顯示控制系統(tǒng)及其實(shí)現(xiàn)。該系統(tǒng)以較高的性能解決了高分辨率下LED大屏幕的顯示控制問題。該系統(tǒng)不僅可以作為1塊超大分辨率LED大屏幕應(yīng)用，還可以拆分為各小塊，不僅節(jié)約帶寬，還為后續(xù)的升級(jí)做出了良好的拓展。

　　本系統(tǒng)的缺點(diǎn)是，發(fā)送卡被限制在了1024x768@60Hz，對(duì)于超過此分辨的屏幕，必須采用拼接的技術(shù)，無形之中增加了成本，從而會(huì)降低靈活性，建議改進(jìn)此系統(tǒng)，增加發(fā)送卡的靈活性，以適應(yīng)復(fù)雜多變的LED顯示屏市場。