QFN封裝概念

　　QFN封裝 (Quad Flat No Leads) - QFN是由日本電子機(jī)械工業(yè)會(huì)(JEDEC)規(guī)定的名稱。

　　四側(cè)無(wú)引腳扁平封裝，表面貼裝型封裝之一，是一種底部有焊盤、尺寸小、體積小、以塑料作為密封材料的新興表面貼裝芯片封裝技術(shù)。由于QFN封裝不像傳統(tǒng)的SOIC封裝那樣具有鷗翼狀引線，內(nèi)部引腳與焊盤之間的導(dǎo)電路徑較短，所以自感係數(shù)以及封裝體內(nèi)佈線電阻很低，所以它能提供卓越的電性能，也因?yàn)闆]有鷗翼狀引線更能減少所謂的天線效應(yīng)進(jìn)而降低整體的電磁干擾(EMC/EMI)。此外，它還通過外露的引線框架焊盤提供了出色的散熱性能，該焊盤具有直接散熱通道，用于釋放封裝內(nèi)芯片的熱量。通常將散熱焊盤直接焊接在電路板上，并且PCB中的散熱過孔有助于將多餘的功耗擴(kuò)散到銅接地板中，從而吸收多餘的熱量;也可以藉此達(dá)到更佳的共地效果。目前QFN封裝體在一般手機(jī)及筆記本電腦已大量被采用，但在LED顯示屏中正要蓬勃發(fā)展。

　　QFN與SOP散熱及尺寸體積比較

　　一般在使用的SOP其尺寸為104 mm2(8X13x1.9mm)，而QFN相對(duì)的尺寸只有16mm2 (4X4X0.9mm)只有SOP的6~7分之一的尺寸;在做一些小間距的顯示屏設(shè)計(jì)上具有更大的彈性。

　　熱阻 (ΘJa)其系數(shù)為SOP = 59℃/W ，QFN=39℃/W亦即在一瓦特(Watt)的功率，芯片節(jié)點(diǎn)(Junction)到表面的溫度。下列為一般業(yè)界常用的熱阻計(jì)算公式：

　　TJ=θja*PD+Ta

　　TJ=θjc*PD+Tc

　　θJa=θjc*θca

　　公式中所用到的符號(hào)、單位

　　TJ °C ：節(jié)點(diǎn)(芯片)溫度

　　Tc °C ：實(shí)際溫度

　　Ta °C ：環(huán)境溫度

　　PD W ：電源電壓

　　θja (°C/W) ：從實(shí)際到外表面的熱傳輸阻抗

　　θjc (°C/W) ：從節(jié)點(diǎn)到實(shí)際的熱傳輸阻抗

　　θca(°C/W) ：從實(shí)際到外表面的熱傳輸阻抗

　　也就是說如果在相同的還境溫度及功耗其因?yàn)榉庋b的不同所停留在芯片上的節(jié)點(diǎn)溫度也會(huì)不同。舉例說明：若環(huán)境溫度為85°C，芯片的功耗為0.5W則SOP及QFN分別的溫度如下：

　　燈驅(qū)合一的設(shè)計(jì)

　　由于QFN的體積小、散熱佳的兩大特點(diǎn)，以往在戶外顯示屏Pitch16mm以下的規(guī)格因?yàn)镻CB板尺寸走線的限制及散熱的問題所以一般顯示屏廠都會(huì)選擇燈驅(qū)分離的設(shè)計(jì);亦即LED燈板與驅(qū)動(dòng)芯片板分別放在兩至三塊不同的PCB板上，再透過連接器(Connector)及傳輸線 (Cable)相互連接在一起。此種設(shè)計(jì)雖可以解決散熱問題，但是透過連接器及線材當(dāng)中所產(chǎn)生的電感效應(yīng)可能會(huì)使顯示屏的色彩清析度大打折扣，況且電感效應(yīng)也會(huì)增加電磁干擾產(chǎn)生的機(jī)會(huì)。使用QFN設(shè)計(jì)時(shí);因?yàn)槠潴w積較小也沒有散熱的問題所以可以將芯片放置在LED燈的間隙中，故不需使用多于的PCB板及傳輸線在設(shè)計(jì)上更為簡(jiǎn)單其成本亦可降低。同理戶內(nèi)顯示屏若使用QFN設(shè)計(jì)亦可讓散熱問題做大幅度的進(jìn)步。

　　完全自動(dòng)化的生產(chǎn)

　　傳統(tǒng)燈驅(qū)分離的設(shè)計(jì)除了比燈驅(qū)合一的設(shè)計(jì)材料成本較高外(多了PCB、連接器及線材成本)，可以節(jié)省組裝的人力成本，可以達(dá)到SMT/DIP完全自動(dòng)化的生產(chǎn)。