隨著光電信息技術(shù)的發(fā)展，半導(dǎo)體激光器(LD)在軍事、精密加工與測(cè)量、醫(yī)療、光纖通訊等領(lǐng)域中得到了廣泛的應(yīng)用。LD是依靠載流子直接注入而工作的，注入電流的穩(wěn)定性對(duì)激光器的輸出有直接、明顯的影響u J。為了保證LD安全穩(wěn)定的工作，需要向其提供高穩(wěn)定度的驅(qū)動(dòng)電流：當(dāng)LD工作在脈沖方式時(shí)，脈沖驅(qū)動(dòng)電流的上升和下降時(shí)間直接影響著激光器脈沖光的質(zhì)量。為此，我們充分考慮LD的脈沖工作機(jī)理，采用FPGA技術(shù)和高精度的自動(dòng)電流和自動(dòng)功率控制原理，以及相關(guān)的保護(hù)措施，研制了一種單片機(jī)和FPGA混合控制的半導(dǎo)體激光器脈沖驅(qū)動(dòng)電源。

　　1 設(shè)計(jì)方案

　　圖1是LD脈沖驅(qū)動(dòng)電源的原理框圖。該脈沖驅(qū)動(dòng)電源要由3部分組成，其基本工作原理是單片機(jī)控制FPGA信號(hào)處理電路，由FPGA產(chǎn)生相應(yīng)的時(shí)序信號(hào)控制AD和DA，生成恒定的直流源，并由脈沖波形發(fā)生器產(chǎn)生占空比可調(diào)的方波信號(hào)，在調(diào)制電路的作用下，最終產(chǎn)生脈沖電流幅度、脈沖占空比都連續(xù)可調(diào)的驅(qū)動(dòng)電流，實(shí)現(xiàn)對(duì)IJ)的自動(dòng)電流(ACC)和自動(dòng)功率(ar c)驅(qū)動(dòng)。

圖1 LD脈沖驅(qū)動(dòng)電源原理圖

　　1.1 FPGA時(shí)序電路

　　基于ALTEtlA公司的FPGA器件，利用硬件描述語(yǔ)言Verilog設(shè)計(jì)FPGA時(shí)序電路，該電路作為模擬電路和數(shù)字電路的邏輯連接，主要完成：一是AD邏輯模塊產(chǎn)生控制多通道高速串行AD轉(zhuǎn)換器(ADs8341)的時(shí)序，發(fā)出AD控制信號(hào)并接收AD數(shù)據(jù)，并按照通道排序后，通過(guò)FIFO送給單片機(jī);二是單片機(jī)設(shè)置的數(shù)據(jù)送給DA邏輯模塊，該模塊產(chǎn)生控制多通道高速串行DA轉(zhuǎn)換器(DAc8534)的時(shí)序，發(fā)出DA控制信號(hào)和數(shù)據(jù);三是接收單片機(jī)預(yù)置的脈沖周期和脈沖寬度數(shù)據(jù)，并對(duì)基準(zhǔn)脈沖信號(hào)(頻率為10MHz)。進(jìn)行計(jì)數(shù)操作，產(chǎn)生相應(yīng)的脈沖波形;四是接收單片機(jī)的控制信號(hào)，產(chǎn)生控制IJ)驅(qū)動(dòng)電路的各種10數(shù)字開(kāi)關(guān)量。FPGA時(shí)序電路與單片機(jī)連接的原理框圖如圖2所示。

圖2 FleA與單片機(jī)的連接框圖

　　圖中，ALTEItA公司的FPGA器件EP1C3T144工作在AS模式下，通過(guò)下載線將FPGA程序存儲(chǔ)在配置芯片EPCS1中，上電時(shí)，自動(dòng)配置FPGA。單片機(jī)控制FPGA，F(xiàn)PGA接收單片機(jī)的指令和數(shù)據(jù)，根據(jù)指令完成對(duì)AD和DA的操作，從IJ)驅(qū)動(dòng)電路采集的數(shù)據(jù)，經(jīng)過(guò)FPGA存儲(chǔ)到FIFO中，當(dāng)收到讀指令時(shí)，將數(shù)據(jù)傳輸給單片機(jī)。利用雙向緩沖器74AC-T245，實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。同時(shí)，單片機(jī)將設(shè)置的脈沖周期和脈沖寬度數(shù)據(jù)發(fā)送到單片機(jī)的脈沖波形發(fā)生器，該發(fā)生器基于Verilog語(yǔ)言的程序框圖如圖3所示。圖中，脈沖波形發(fā)生器首先對(duì)單片機(jī)發(fā)來(lái)的脈沖周期c和脈沖寬度w數(shù)據(jù)對(duì)基準(zhǔn)脈沖T進(jìn)行計(jì)數(shù)，得到計(jì)數(shù)值(Cr)和(cw)。在狀態(tài)機(jī)中，當(dāng)計(jì)數(shù)器的計(jì)數(shù)值小于(cr—CW)時(shí)，脈沖輸出P保持低電平;